# A84 电磨独立于CPU的低门限关断设计筛选

状态：DESIGN_SCREEN_ONLY / HOLD_NOT_INTEGRATED。这是静态计算、功能逻辑和现有网表检查，不是完整电路仿真、KiCad改板、已实现的硬件保护、采购BOM或生产文件。A83固件与A82板未修改。三款20项原产品效果仍未物理验证。

## 本轮决策

在保留A82反馈模式的前提下，先按外部六路比较（三相各上下限）→硬件故障锁存→RUN硬件门控→原Q1/DRVOFF路径做候选。四个MCU比较器不能直接满足六个独立阈值，现有PWM/模拟引脚也有冲突；不把两相重构当作第三相独立保护。比较器候选采用TLV9024的开漏输出，暂用两颗同型号四路器件便于供料，剩余两路固定输入、输出NC。四路加双路是否更便宜由实报价决定。

这一链只独立于CPU执行，仍共用DRV内部低侧检测、VREF/AVDD及增益配置。SOx在低侧无有效测量、卡中点、SPI增益被改变或共享电源故障时仍可能漏检；不能称为独立于检测源的完整系统保护，也不能据此允许电机运行。是否需要外部母线检测或独立相电流检测，要由低侧可观察窗口与故障能量验证确定。母线电流也不能直接代替循环相电流。

## 阈值及成本边界

分压链为AVDD→上电阻→HI→中电阻→LO→下电阻→GND，共享DRV VREF来源。旧候选10.5k/12k/10.5k标称2A；本轮候选14.0k/10.7k/14.0k、各1%，标称约1.521A，在3.3V时LO约1.194V、HI约2.106V。降低的是比较器筛选阈值，不是改变电机额定能力或已验证的运行限流值。

每组枚举256个静态角点：AVDD 3.135..3.465V；增益0.3V/A±10.5%；零点电流误差±66mA（50mA基值，加温漂预算16mA）；另设±10mV比较器/布局/加载预算。该10mV是设计预算，尚未由完整器件与温度公差闭合证明。分压与中点使用同一VREF而非独立极值叠加。结果：旧候选上界2.5054A；新候选1.1674..1.9467A。新候选可能较早误停，实际动作不得直接引用这个区间。参数有效条件、温度、动态交叉偏移、开关毛刺、RC、输入偏流、迟滞及电源跟踪仍需补齐；不会宣称真实电流保证小于2A。

TLV1704的公开VOL上界0.9V不能直接作为SN74LVC1G74的0.8V低电平保证，因此不采用未缓冲的直连方案。TLV9024候选VOL为0.175V（规定测试条件下），有静态电平裕量；其100/150ns等传播数字是典型值，不能作为整链最大关断延迟。开漏上升沿必须经施密特整形后进入锁存器CLR，不能忽略LVC输入转换时间要求。

新增器件成本没有供应商报价；不报千台节省金额。暂时复用原Q1及DRVOFF上拉、SO源、VREF，不引入高速MCU或额外ADC；分压、保护逻辑、电源监控、接口及板面积仍增加成本。所有新器件的完整采购后缀/封装与实际负载保证待电路设计闭合，本文不构成贴片采购清单。

## 必须落实的连接

1. A82源图本轮经KiCad重新导出网表，六个目标网的端点校验通过。现状J1.10、J4.1经R5直达Q1.G；这是未受新保护控制的旁路。必须把R5.1从原RUN网分离，接门控输出，且J4不能绕过门控。不能只把故障信号接MCU输入。
2. 每相低阈比较IN+=SOx、IN-=LO；高阈IN+=HI、IN-=SOx，越界均拉低FAULT_N。比较源为U1.40/39/38的SO_A/B/C，不能只用A83的A/B采样值。输入负载/RC和线路长度尚待算定。
3. 六个开漏故障输出、逻辑电源监控复位、AVDD监控复位组成低有效清除网络；经施密特整形送异步CLR。锁存器PRE固定无效，Q作为许可，D=NOT原RUN。手动ARM上升沿经整形，RUN已高时ARM不能置许可。正常时RUN与Q做硬件AND，故障清除后Q保持0，不自动重启。MCU不能连接ARM时钟，也不能覆写CLR。
4. 比较器拟由AVDD供电，以保持SO和阈值在同一共模域；逻辑由受监控的控制3.3V供电，开漏上拉至逻辑电源。两域掉电、慢爬升、先后上电及回灌必须逐项审核。保留Q1门极下拉和DRV_OFF上拉；断电期间不可只假定逻辑输出有效。
5. 保护未完成前保持A83默认无RUN、无PWM输出；不能生成“可直接通电”的固件。单独的软件关断不能替代上述硬件连接。

详细逻辑端口见functional-contract.json。它不含采购料号后缀和器件脚号，故不能误当作原理图网表。

## 验证与下一步

screen.py提供256×2阈值角点计算、16行锁存/门控真值组合、六路故障保持关闭轨迹、错误增益及盲区反例、六个现板网端点检查。46项断言通过；持续100步的同一故障保持轨迹按一项计算，不夸大为独立场景。结果始终hardware_integrated=false、physical_verified=false、motor_run_permission=false、manufacturing_release=false。

下一次改板前，先闭合施密特/AND/反相/锁存/两电源监控的准确料号、上拉负载、最大延迟、启动和跨域条件，再画保护子电路并进行原生ERC、布局、DRC及端点回读。新电路先独立注入模拟SO电压与RUN/ARM，不把外部电压灌入未供电DRV的SO输出；单独保护板阶段不要接电机。测六路上下阈、RUN卡高、ARM保持、故障撤除不重启、两域掉电和斜坡启动、延迟与输入噪声。之后才进入限能功率级台架及真实电机。

首批PCB工程打样不需要预先完成原产品效果证明，但采购MPN、装配/结构DFM、保护设计审查与受限台架方案仍需闭合。当前尚未送厂或下单，A84也未新增CAM。灯与吸尘器仍分别沿用此前候选。

## 依据

- [ST STM32G431数据表](https://www.st.com/resource/en/datasheet/stm32g431cb.pdf)及[官方比较器LL输入定义](https://raw.githubusercontent.com/STMicroelectronics/stm32g4xx-hal-driver/master/Inc/stm32g4xx_ll_comp.h)：比较器数量/输入资源。
- [TI DRV8316 Rev.B](https://www.ti.com/lit/gpn/drv8316)：表7.5增益/零点/温漂；8.3.11低侧检测。动态误差未纳入静态结果。
- [TI TLV902x Rev.H](https://www.ti.com/lit/ds/symlink/tlv9024.pdf)：开漏输出、电平、典型延迟；不将典型值当最坏保证。
- [TI TLV170x Rev.D](https://www.ti.com/lit/ds/symlink/tlv1704.pdf)与[SN74LVC1G74 Rev.G](https://www.ti.com/lit/ds/symlink/sn74lvc1g74.pdf)：低电平兼容性及异步清除、输入转换时间。
