# 灯板驱动 PCB 逃线与布线 A56

状态：工程候选，FABRICATION_HOLD；尚有 1 项接地未连接，不可制造/上电。三款原链接产品的效果等效要求没有获得实机验证。

本轮将 A54 的 15 项未连接推进至 1 项。最新 KiCad 原生检查为 ERC 0、几何 DRC 0、未连接 1、原理图对应问题 0；0.20 mm 最小线宽、0.20 mm 铜间距、0.25 mm 钻孔间距等原约束保持，未添加检查豁免。226 个电气 ref/pin→net 一致，20 个电路封装与 4 个安装孔一致，R6/R7 仍为 DNP；18 个三颗驱动芯片的 GND 热过孔保留。

A55 局部对照尝试把 U2 地址接地改向本芯片热焊盘，同时开放相邻通道，但原生检查最终仍为 15 未连接，因此不是本轮主要改进来源。

A56 从 A54 配对电路源创建独立对照板。保持两层、96×92 mm 台架外形和连接器/芯片位置，重新安排引脚向外扩展的逃线；REXT/逻辑去耦件为逃线移到上方暂定位置。首轮导入存在细线及未使用过孔末端，已保存原始对照并清理死端，所有细线恢复至 0.20 mm 后逐项修复间距。另补两条 LED 通道，处理一个与连接器钻孔过近的临时过孔，并修复补线路径之间的冲突。

加入 F.Cu GND 区并与已有 B.Cu GND 区配合，添加三个实际 GND 跨层过孔：(47.5,41.5)、(76.5,30.0)、(76.5,51.5) mm。原生接地未连接由 4 减到 1。尝试删除孤立铜设置并不能消除这些实际接地缺口；没有用它掩盖连接问题。

剩余 1 项为 U3 引脚 14 所在 GND 铜岛与公共 GND 的连接，定位来自已填铜区域与实际 GND 引脚/过孔的关联，不是 DRC 报告里各区统一的 (1,1) 外框坐标。下一步应重新安排 U3 OE 内侧路径或该 GND 引脚逃线，建立真实铜连接后再复检。

**连接数减少不等于功能和载流通过。** VLED 总干路仍有 0.20 mm 细段，不能作为约 61 通道负载的已核准供电路径；应按最终电流、电压、铜厚、温升和压降目标调整。去耦件临时移到芯片上方，须回到 VDD/地回流附近并核对实际回路长度，不能把较长去耦路径视为可上电定版。REXT=1.8k 的光电流/光学效果、结构适配、具体连接器额定值、封装 DFM、热过孔填孔/封帽及钢网均未确认。

固件沿用 A51，没有改动、重新烧录或实际启用输出。电磨与吸尘器本轮未修改；三款总计 20 项物理效果要求仍全部未验证。完整千台整机成本仍缺锁料 BOM/工厂报价。没有采购、联系供应商、制造、烧录、上电。没有输出制造 Gerber。

复检入口：在本目录运行 `sh run_checks.sh`，使用本机 KiCad 10 CLI 和 KiCad Python。实验布线/修改脚本依赖各自历史中间板，并非最终板一键重建入口；在新的隔离目录中复现，避免覆盖当前结果。SVG/PNG 是预览，不显示剩余飞线，不能替代 DRC。

最终 PCB SHA-256：`39a3f8695d162c385142c92b7ff012b80384cb2af858c85dd89d4439b7d764b1`
