# A76 电磨双ADC同触发候选与内部TIM1采样时钟

状态：原生固件源码、主机寄存器模型、ARM镜像及独立解压重建通过；FABRICATION_HOLD。未烧录、上电或证明真实同时采样，未验证原产品效果。

增加互斥于A75四路顺序诊断的双ADC路径：ADC1通道1采IA/PA0、ADC2通道2采IB/PA1；ADC12 COMMON DUAL=6（regular simultaneous），同步AHB/4名义4MHz。两侧均单端12位右对齐、采样12.5cycle（码2）、单rank、无IRQ/DMA/连续/过采样/差分/偏移；由ADC1 master选择TIM1_TRGO2 rising（EXTSEL=10），ADC2 slave不用独立软件触发。原板R10/R11=100Ω、C15/C16=1nF，名义外部RC=0.1us，但器件容差、CSA输出建立和真实ADC精度未实测。

TIM1保留PSC0/ARR400/中心对齐候选，仅新增CCR4=200、OC4 PWM2/preload与TRGO2 OC4REF（MMS2=7），没有GPIO AF、CCER或MOE。内部计数器可由明确bench capture API短时启动，用于产生采样触发；RUN低、三相GPIO输出低、nSLEEP只允许已配置DRV的唤醒状态，充电保持关闭。默认main不调用启动入口，冷启动仍TIM1停止/ADC时钟关闭/驱动睡眠。内部CEN允许仅限软件已取得sampling_owned且完整计时器/关断引脚配置符合候选；普通SPI仍拒绝非授权CEN，TIM1旧的PWM compare staging也不会在此模式生效。

新增采样时钟适配是为消除A74 SPI对任何TIM1 CEN的一概拒绝：现仅允许上述不输出的内部采样时钟，未允许电机PWM。ISR/DMA/软件并发不在此单前台拥有模型内，不能借该例外开PWM或忽略功率级关断条件。退出中心对齐模式后恢复候选模式、CNT0再启动，以免上次停止在下数段导致下一次触发方向/相位错误。

两ADC均先稳压40us、单端内部校准，等待两侧ADCAL清除，再等2us并使能两侧、等待两侧ADRDY。总启动等待不超过5ms；只有显式analog_supply_verified=true、DRV关断配置READY、无其他SPI事务、A75诊断未占ADC及ADC12时钟未开启时才接管，未合条件不改计时器。外部确认参数不等于实际电源或校准已合格。

采集时仅master ADSTART等待外部触发，启动内部TIM1；等待两侧EOC/EOS，单侧完成允许短暂不同步到达，但未凑齐则40us总窗口拒绝。两侧完成后先停内部TIM1，再读取真实TIM2并检查仍在40us窗口、重新检查两侧结果/故障标志，最后一次32位读取CDR取同触发的两路原始计数。高4位/高半字高4位非零即拒绝，不用两次DR读拼接一对样本。随后master ADSTP停转换，最多等待100us两侧ADSTART/ADSTP清除后才发布DONE。完整数据只取一次，观察时间后100us失效，含IA/IB raw、armed_us、observed_us、停表CNT及sequence，calibration_verified固定false。观察时间是软件读数时间，不能当成硬件采样孔径时间戳。

名义中心对齐周期50us，首次OC4 rising约启动后12.5us，12.5+12.5 ADCcycle转换约6.25us，因此仅作约18.75us完成的静态候选计算。40us窗口旨在拒绝跨入后续周期的迟读，实际16MHz前台执行、暂停时点、ISR延迟、触发相位、MOE0下内部TRGO2事件及两ADC真实同触发仍需台架验证；模型不能证明CPU服务预算或片内事件已发生。当前无连续20kHz DMA采样流、无已校准电流、无电流限幅/母线保护闭环。固定CCR4也没有依据真实三相占空比计算安静采样窗口，不得直接作为运行电机的采样位置。

依据：[ST官方LL ADC](https://github.com/STMicroelectronics/stm32g4xx-hal-driver/blob/master/Inc/stm32g4xx_ll_adc.h) 的DUAL_REG_SIMULT、TIM1_TRGO2与12.5cycle定义；[ST官方LL TIM](https://github.com/STMicroelectronics/stm32g4xx-hal-driver/blob/master/Inc/stm32g4xx_ll_tim.h) 的TRGO2_OC4定义；G431厂商设备头文件用于寄存器位与布局。未成功取得整本RM0440，本轮不声称已完成该手册逐条审核；内部事件链和停止时序尚需结合RM/实测复核。

验证：ASan/UBSan 1645个实际源码组合场景：72组计数边界与回绕各两次采集；1152个两ADC/共同配置逐位污染；384个内部TIM1配置逐位污染（硬件DIR变化允许，READY状态意外CEN拒绝）；14类两侧错误标志；8个CDR保留位异常；10个缺失侧/超时/缺EOS/失去睡眠或nFAULT/充电关闭/时钟配置/旧数据/停转换超时；5个占用或未获供电前提拒绝。EOC/EOS、ADCAL结束、ADRDY、CDR和计数由夹具推进，是真实源码的主机模型，不是真实芯片或电机台架结果。

继续复跑645顺序ADC、241异步配置、24 SPI配置组合、65,632 SPI、65,772 PWM、363时基、256真实main启动模型；main模型新增断言双ADC保持IDLE。ARM反汇编确认双ADC服务与busy接入main，main没有启动内部采样计数器。包独立解压后复跑6个检查脚本并重建ARM，bin SHA一致，见A76-extracted-package-verification.json。

目标仍是三款原产品功能效果一致。本轮只补齐电磨同步采样的软件候选入口；后续需要真实同步采样波形/ADC零点与增益/VDDA、第三相一致性或可信KCL重建、IC/VM辅助采样、连续采样与控制周期、观察器/角度反馈、FOC与速度/正反转、堵转/回生/充电及整机声振/续航测试。三款20项效果要求仍缺实物验证，器件MPN/成本与工厂DFM未完成，未采购、制造放行或送厂。
