# A70 控制稳压器本地去耦布局与重建闭合

状态：本地 CAD 候选通过，FABRICATION_HOLD；没有实物上电或效果验收。

A69 增加的稳压电源已保留。本轮将 C15 从(26,55)移至(23.9,55)，C16 从(16.5,51.5)移至(15.9,54.5)，重布新稳压支路局部连接。候选输入电容1脚到U4 VIN的铜线长度从约4.282mm降为2.203mm；输出电容1脚到U4 VOUT从约6.048mm降为3.638mm。每个电容与U4 GND均连接邻近背层地平面过孔，分别约0.625/0.725/0.737mm走线。长度是PCB几何，不是稳定性、阻抗、瞬态或EMC实测证据。

器件/焊点数量不增加，新增总回流过孔相对A69仅多一个；原A43已有器件与铜箔全部保留。13对跨板连接与96个焊盘映射仍核对通过。固件维持A68，没有新开灯许可。

第一次布局试改出现检测线短路、器件courtyard重叠和间距问题，已通过调整电容位置及支路走线清除；未放宽检查。原生ERC0、DRC0、未连线0，保留C9/C10/D1/R5四条旧DNP一致性提示。具体新增走线/过孔数量以checks.json为准。

本轮还发现完整重建的项目配置闭合问题：A69包的baseline缺少对应.kicad_pro，重建时KiCad会采用默认最小线宽0.20mm，而当前原设计配置是0.15mm。本轮补入原A43项目配置，并增加当前规则与基线规则逐项相等检查；这是保留原设计规则，不是降低规则来接受新走线。交付包包含基线原理图、PCB、项目配置和库。

Diodes AP2112官方DS39724 Rev2-2给出X7R/X5R输入输出电容建议，器件支持不等于本板资格：https://www.diodes.com/datasheet/download/AP2112.pdf 。本次局部布局优化为工程决定，厂家资料未指定这些毫米数作为验收标准。精确电容MPN、偏压/温度后的有效容量、CTRL_3V3全部负载预算、5V过冲、启动/掉电、负载阶跃和温升仍待验证；尤其手册指出预存在输出负载时foldback可能阻止启动，需要完整系统测试，不能以静态去耦几何通过替代。

交付包已独立解压运行原生检查，并从包内A43基线完整生成原理图/PCB、对齐元数据、再跑ERC/DRC/焊盘/规则及原铜箔保留检查。新铜箔UUID由KiCad生成，重建不要求随机UUID一致；要求最终电路与规则检查通过。正面贴装坐标重新导出。run_native_checks.sh用于现有候选复查；完整重建见A69流程，所用脚本在本包内，基线配置已补齐。

三款20项实物效果要求仍未验证。未采购、联系工厂、放行制造、烧录或上电。新增局部去耦布局不证明已经可打样，更不证明与参考机效果一致。
